基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
提出了一种新型的全数字锁相环,其采用自采样比例积分控制,使得锁相输出无静差,输出抖动小,并能根据数字鉴相器输入信号间相位误差的大小,调节数字环路滤波器的计数模数,在保证锁相环稳定性的同时,提高了锁相环锁定速度。本文基于该全数字锁相环各模块工作特性的分析,建立了全数字锁相环的数学模型,利用所得到的锁相环系统传递函数进行了性能参数分析,并给出了锁相环参数设计指导原则。论文最后通过实验测试验证了理论参数分析的正确性。
推荐文章
一种FPGA实现的全数字锁相环
锁相环
全数字
FPGA
逻辑仿真
一种基于FPGA的全数字锁相环设计
FPGA
verilogHDL
全数字锁相环(DPLL)
自动变模
基于FPGA实现的一种新型数字锁相环
数字锁相环
FPGA
VHDL
感应加热
一种新型宽频域全数字锁相环的研究与设计
全数字锁相环
时间数字转换电路
双边沿触发数字环路滤波器
系统仿真
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种基于FPGA的新型全数字锁相环的建模与分析
来源期刊 电气工程 学科 工学
关键词 全数字锁相环 比例积分控制 数学建模 参数分析
年,卷(期) 2015,(4) 所属期刊栏目
研究方向 页码范围 99-106
页数 8页 分类号 TN7
字数 语种
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 赵伟 44 515 14.0 21.0
2 林国营 44 321 10.0 16.0
3 潘峰 20 94 6.0 9.0
4 易斌 5 25 2.0 5.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (3)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2003(1)
  • 参考文献(1)
  • 二级参考文献(0)
2005(1)
  • 参考文献(1)
  • 二级参考文献(0)
2012(1)
  • 参考文献(1)
  • 二级参考文献(0)
2015(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
全数字锁相环
比例积分控制
数学建模
参数分析
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电气工程
季刊
2333-5394
武汉市江夏区汤逊湖北路38号光谷总部空间
出版文献量(篇)
215
总下载数(次)
263
总被引数(次)
0
论文1v1指导