Flash 型 FPGA 单粒子瞬态脉冲分段滤除电路设计

• 作者: 史方显 曹建勋 曾立 权妙静 王淼
• 来源期刊: 微电子学与计算机
• 关键词: 单粒子瞬态脉冲 逻辑保护单元 Flash 型 FPGA
• 年，卷（期）: 2016,（2）
• 页码范围: 63-67
• 页数: 5页
• 分类号: TN402
• 语种: 中文

摘要

为提高 FPGA 在辐射环境条件下的抗单粒子脉冲（SET）的能力，设计了一种由多个延时单元和并联逻辑保护单元（Guard Gate，GG）构成的 SET 脉冲分段滤除电路．将 SET 脉冲处理延时减小至传统方法的10．42％～49．8％，从而提高电路对 SET 脉冲的处理能力，同时占用的逻辑资源未有明显增加．

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	曾立	北京航空航天大学宇航学院	11	29	3.0	5.0
2	王淼	北京航空航天大学宇航学院	7	30	3.0	5.0
3	史方显	北京航空航天大学宇航学院	2	11	1.0	2.0
4	曹建勋	北京航空航天大学宇航学院	1	0	0.0	0.0
5	权妙静	北京航空航天大学宇航学院	1	0	0.0	0.0