基于改进延迟锁相环的高速低抖动时钟电路的开发与设计

• 作者: 沈学锋
• 来源期刊: 电子设计工程
• 关键词: 高速模数转换器 延迟锁相环 时钟电路 高精度低抖动
• 年，卷（期）: 2016,（9）
• 所属期刊栏目: 计算机技术与应用
• 页码范围: 48-50,53
• 页数: 4页
• 字数: 1990字
• 语种: 中文

摘要

文中针对传统时钟产生电路精度低且抖动大的问题，开发与设计了一种基于改进延迟锁相环的时钟电路。电路仿真结果表明，当输入时钟信号频率为20~150 MHz 时，输出时钟信号占空比稳定在（50±0．15）%，时钟抖动在0．8 ps之内，不仅实现了精度的增大，且还具有低抖动的功能，满足了高速高精度 ADC转换器的时钟要求。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	沈学锋	中国石油大学华东胜利学院	4	3	1.0	1.0