与8位微处理器系统连接的计数器IP核的设计

• 作者: 侯丽 柯宝中 潘绍明 蔡启仲
• 来源期刊: 广西科技大学学报
• 学科: 工学
• 关键词: FPGA 并行处理 计数器 IP核
• 年，卷（期）: 2017,（2）
• 页码范围: 48-54
• 页数: 7页
• 分类号: TP332
• 字数: 3011字
• 语种: 中文
• DOI: 10.16375/j.cnki.cn45-1395/t.2017.02.008

摘要

针对工业上对计数器的需求以及计数器扩展存在的问题,充分应用FPGA的并行处理功能,提出了一种模块内部串行处理,各模块间并行执行的计数器IP核的设计方法;设计了系统的电路结构,指令格式,并行处理模块电路和串行处理流程程序,研制的计数器IP核为具有多达14个16位或6个32位的计数器,能够自动重新装载计数参数,选择计数输入脉冲滤波参数等功能.经仿真验证了研制的计数器IP核功能的正确性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	蔡启仲	广西科技大学电气与信息工程学院	34	86	4.0	5.0
2	潘绍明	广西科技大学电气与信息工程学院	19	39	3.0	4.0
3	侯丽	广西科技大学电气与信息工程学院	2	3	1.0	1.0
4	柯宝中	广西科技大学电气与信息工程学院	9	27	3.0	5.0