基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
针对工业上对计数器的需求以及计数器扩展存在的问题,充分应用FPGA的并行处理功能,提出了一种模块内部串行处理,各模块间并行执行的计数器IP核的设计方法;设计了系统的电路结构,指令格式,并行处理模块电路和串行处理流程程序,研制的计数器IP核为具有多达14个16位或6个32位的计数器,能够自动重新装载计数参数,选择计数输入脉冲滤波参数等功能.经仿真验证了研制的计数器IP核功能的正确性.
推荐文章
8位RISC微处理器核的参数化设计
微处理器核
参数化
体系结构
分页
精简指令集计算机
微处理器浮点IP核集成设计
浮点IP
耦合单元
集成
一种SOC微处理器IP核的优化设计
微处理器
优化设计
执行效率
八位微处理器系统级设计中的多时钟实现方法
嵌入式系统
微处理器
系统级设计
多时钟
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 与8位微处理器系统连接的计数器IP核的设计
来源期刊 广西科技大学学报 学科 工学
关键词 FPGA 并行处理 计数器 IP核
年,卷(期) 2017,(2) 所属期刊栏目
研究方向 页码范围 48-54
页数 7页 分类号 TP332
字数 3011字 语种 中文
DOI 10.16375/j.cnki.cn45-1395/t.2017.02.008
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 蔡启仲 广西科技大学电气与信息工程学院 34 86 4.0 5.0
2 潘绍明 广西科技大学电气与信息工程学院 19 39 3.0 4.0
3 侯丽 广西科技大学电气与信息工程学院 2 3 1.0 1.0
4 柯宝中 广西科技大学电气与信息工程学院 9 27 3.0 5.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (32)
共引文献  (18)
参考文献  (8)
节点文献
引证文献  (3)
同被引文献  (12)
二级引证文献  (6)
2001(1)
  • 参考文献(0)
  • 二级参考文献(1)
2002(3)
  • 参考文献(0)
  • 二级参考文献(3)
2003(1)
  • 参考文献(0)
  • 二级参考文献(1)
2004(3)
  • 参考文献(2)
  • 二级参考文献(1)
2005(2)
  • 参考文献(0)
  • 二级参考文献(2)
2006(1)
  • 参考文献(0)
  • 二级参考文献(1)
2007(3)
  • 参考文献(0)
  • 二级参考文献(3)
2008(4)
  • 参考文献(0)
  • 二级参考文献(4)
2009(2)
  • 参考文献(0)
  • 二级参考文献(2)
2010(3)
  • 参考文献(1)
  • 二级参考文献(2)
2011(1)
  • 参考文献(0)
  • 二级参考文献(1)
2012(8)
  • 参考文献(1)
  • 二级参考文献(7)
2013(4)
  • 参考文献(2)
  • 二级参考文献(2)
2014(2)
  • 参考文献(0)
  • 二级参考文献(2)
2015(2)
  • 参考文献(2)
  • 二级参考文献(0)
2017(1)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(1)
  • 二级引证文献(0)
2017(1)
  • 引证文献(1)
  • 二级引证文献(0)
2018(3)
  • 引证文献(2)
  • 二级引证文献(1)
2019(2)
  • 引证文献(0)
  • 二级引证文献(2)
2020(3)
  • 引证文献(0)
  • 二级引证文献(3)
研究主题发展历程
节点文献
FPGA
并行处理
计数器
IP核
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
广西科技大学学报
季刊
1004-6410
45-1395/T
大16开
广西柳州市东环路268号
1990
chi
出版文献量(篇)
1943
总下载数(次)
0
论文1v1指导