基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
传统的流水线设计是以转移指令为中心的,大量逻辑资源被用于提高处理器转移预测的能力,以保证向流水线发射和执行部件提供充足的指令流.在阵列众核处理器中提出了一种以访存为中心的核心流水线设计.通过提高访存装载指令在流水线中的执行优先级,以及访存装载指令的预测执行机制,可以有效减少顺序流水线因访存延迟所带来的停顿,提高流水线性能和能效比.测试结果表明,以4 KB容量的装载指令访存地址表为例,访存为中心的流水线设计可以带来8.6%的流水线性能提升和7%的流水线能效比提高.
推荐文章
基于FPGA的流水线微处理器设计
FPGA
流水线
微处理器
数据相关
控制相关
32位CISC微处理器流水线的设计
微处理器
流水线
CISC
数据相关
基于FPGA流水线RISC微处理器的设计
RISC
流水线
相关性问题解决
64位MIPS指令处理器的流水线设计
MIPS
RISC
处理器
流水线
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 以访存为中心的阵列众核处理器核心流水线设计
来源期刊 计算机工程与科学 学科 工学
关键词 众核处理器 核心流水线 访存优化 阵列众核
年,卷(期) 2017,(12) 所属期刊栏目 高性能计算
研究方向 页码范围 2167-2175
页数 9页 分类号 TP302
字数 6909字 语种 中文
DOI 10.3969/j.issn.1007-130X.2017.12.002
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 谢向辉 44 95 5.0 8.0
2 郑方 10 21 3.0 4.0
3 张昆 5 6 2.0 2.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (21)
共引文献  (8)
参考文献  (1)
节点文献
引证文献  (2)
同被引文献  (9)
二级引证文献  (0)
2002(1)
  • 参考文献(0)
  • 二级参考文献(1)
2005(1)
  • 参考文献(0)
  • 二级参考文献(1)
2007(3)
  • 参考文献(0)
  • 二级参考文献(3)
2008(3)
  • 参考文献(0)
  • 二级参考文献(3)
2009(1)
  • 参考文献(0)
  • 二级参考文献(1)
2010(2)
  • 参考文献(0)
  • 二级参考文献(2)
2011(5)
  • 参考文献(0)
  • 二级参考文献(5)
2012(5)
  • 参考文献(0)
  • 二级参考文献(5)
2015(1)
  • 参考文献(1)
  • 二级参考文献(0)
2017(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2018(1)
  • 引证文献(1)
  • 二级引证文献(0)
2020(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
众核处理器
核心流水线
访存优化
阵列众核
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机工程与科学
月刊
1007-130X
43-1258/TP
大16开
湖南省长沙市开福区德雅路109号国防科技大学计算机学院
42-153
1973
chi
出版文献量(篇)
8622
总下载数(次)
11
相关基金
国家自然科学基金
英文译名:the National Natural Science Foundation of China
官方网址:http://www.nsfc.gov.cn/
项目类型:青年科学基金项目(面上项目)
学科类型:数理科学
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导