基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
由数控振荡器(NCO)生成的时钟存在严重的周期性边沿抖动,并且频域上存在较多的杂散信号.为此,在NCO的基础上引入抖动算法和锁相环技术,设计一种改进的全数字时钟生成方法.采用抖动算法产生随机数,并将随机数添加到NCO的数字相位输出端,使得时钟边沿随机提前,从而降低相位抖动的周期性,使杂散的功率均匀化分布到整个频域;利用锁相环技术滤除由于杂散的均匀化而增加的基底噪声.在Matlab中搭建仿真模型,生成几种不同频率的目标时钟,统计结果显示:采用该方法后时钟的相位抖动标准差显著降低.将本设计应用于Spartan-6 FP-GA,实验结果表明:抖动算法可使杂散白化,锁相环技术可以降低基底噪声,滤除带外杂散.在与现有方法频率稳定度相近的情况下,所提方法输出的时钟信号频率精度大为提高,频率精度和稳定度分别达到7.5×109和2.5×10-9,并且所得到的时钟信号具有频率适应性.
推荐文章
基于FPGA的伪随机序列的生成方法及应用
伪随机序列
FPGA
M序列
自适应光学
随机并行梯度下降算法
一种基于相对延时比模型的全数字时钟电路产生器
低功耗
全数字
时钟生成器
相对延时比模型
空空扩频通信FPGA全数字仿真设计方法
FPGA
扩频通信
系统级仿真
覆盖率
DDS
BPSK
基于 FPGA 的全数字 Costas 环的设计与实现
数字Costas环
现场可编程门阵列
载波同步
同频同相
环路滤波
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于FPGA的全数字时钟生成方法
来源期刊 浙江大学学报(工学版) 学科 工学
关键词 全数字时钟 FPGA 抖动算法 锁相环 频率精度 频率稳定度
年,卷(期) 2017,(12) 所属期刊栏目 计算机与通信技术
研究方向 页码范围 2341-2347
页数 7页 分类号 TN96
字数 6117字 语种 中文
DOI 10.3785/j.issn.1008-973X.2017.12.005
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 张朝杰 浙江大学微小卫星研究中心 15 88 5.0 9.0
2 徐九凌 浙江大学微小卫星研究中心 2 3 1.0 1.0
3 娄延年 浙江大学微小卫星研究中心 2 16 2.0 2.0
4 徐盼盼 浙江大学微小卫星研究中心 1 3 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (51)
共引文献  (50)
参考文献  (13)
节点文献
引证文献  (3)
同被引文献  (2)
二级引证文献  (5)
2003(1)
  • 参考文献(0)
  • 二级参考文献(1)
2004(5)
  • 参考文献(0)
  • 二级参考文献(5)
2005(3)
  • 参考文献(0)
  • 二级参考文献(3)
2006(7)
  • 参考文献(1)
  • 二级参考文献(6)
2007(6)
  • 参考文献(0)
  • 二级参考文献(6)
2008(5)
  • 参考文献(1)
  • 二级参考文献(4)
2009(1)
  • 参考文献(0)
  • 二级参考文献(1)
2010(12)
  • 参考文献(3)
  • 二级参考文献(9)
2011(3)
  • 参考文献(0)
  • 二级参考文献(3)
2012(7)
  • 参考文献(1)
  • 二级参考文献(6)
2013(3)
  • 参考文献(0)
  • 二级参考文献(3)
2014(5)
  • 参考文献(4)
  • 二级参考文献(1)
2015(4)
  • 参考文献(1)
  • 二级参考文献(3)
2016(1)
  • 参考文献(1)
  • 二级参考文献(0)
2017(1)
  • 参考文献(1)
  • 二级参考文献(0)
2017(1)
  • 参考文献(1)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2018(2)
  • 引证文献(1)
  • 二级引证文献(1)
2019(6)
  • 引证文献(2)
  • 二级引证文献(4)
研究主题发展历程
节点文献
全数字时钟
FPGA
抖动算法
锁相环
频率精度
频率稳定度
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
浙江大学学报(工学版)
月刊
1008-973X
33-1245/T
大16开
杭州市浙大路38号
32-40
1956
chi
出版文献量(篇)
6865
总下载数(次)
6
总被引数(次)
81907
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导