基于FPGA的改进二值化卷积层设计

• 作者: 吴丽君 蒋佩卿
• 来源期刊: 电气开关
• 学科: 工学
• 关键词: 二值化 卷积神经网络 FPGA 改进的批归一化
• 年，卷（期）: 2019,（6）
• 所属期刊栏目: 设计与研究
• 页码范围: 8-13
• 页数: 6页
• 分类号: TP391
• 字数: 4293字
• 语种: 中文

摘要

二值化卷积神经网络作为一种量化模型,具有模型体积小、运算效率高等显著优点,是卷积神经网络模型在低功耗嵌入式端部署的理想形式.本文分析了二值化卷积神经网络的特点,提出了针对批归一化层及二值化层改进,设计出了无需乘法运算单元的二值化卷积神经网络硬件架构并在FPGA平台上实现.结果表明,在运算量相同情况下,该设计在工作频率150 MHz下相比i5-7500 CPU实现了约9.7倍的加速,相比1080 Ti GPU实现了1.7倍的加速,而功耗仅为CPU的21％、GPU的5.6％.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	吴丽君	福州大学物理与信息工程学院	11	29	3.0	5.0
2	蒋佩卿	福州大学物理与信息工程学院	1	0	0.0	0.0