并行高吞吐率多模极化码编码器设计

• 作者: 刘丽华 梁利平 管武
• 来源期刊: 计算机工程
• 学科: 工学
• 关键词: 极化码编码器 高吞吐率 并行 多模 ASIC实现
• 年，卷（期）: 2019,（4）
• 所属期刊栏目: 移动互联与通信技术
• 页码范围: 72-77
• 页数: 6页
• 分类号: TN911.22
• 字数: 3455字
• 语种: 中文
• DOI: 10.19678/j.issn.1000-3428.0049763

摘要

为获得可以支持多种码长、具有更高吞吐率的极化码编码器,提出一种32 bit并行级联的多模极化码编码器结构.每时钟周期内更新生成矩阵的32行,进行32 bit并行编码,从而加快编码速度.通过两级编码结构的级联简化编码器结构,以支持64 bit～4 096 bit码长的极化码编码.实验结果表明,在Xilinx XC6VLX240t的FPGA上,该编码器主频为303.82 MHz,吞吐率为9.72 Gb/s,寄存器与查找表资源相比快速傅里叶变换结构分别降低了77.6％与63.3％,在65 nm CMOS工艺下主频可达0.796 GHz,吞吐率可达24.615 Gb/s.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	梁利平	中国科学院微电子研究所	47	126	7.0	9.0
2	管武	中国科学院微电子研究所	11	12	1.0	3.0
3	刘丽华	中国科学院微电子研究所	27	96	5.0	9.0