基于FPGA的多码率卷积编码器设计与实现

• 作者: 唐俏笑 梁仪庆 赵利 陈振林 黄星
• 来源期刊: 桂林电子科技大学学报
• 学科: 工学
• 关键词: 多码率卷积编码 现场可编程阵列 信道编码
• 年，卷（期）: 2020,（1）
• 页码范围: 18-21
• 页数: 4页
• 分类号: TN914
• 字数: 1940字
• 语种: 中文

摘要

为纠正信号在无线信道中由于噪声和干扰产生的误码,采用具有良好信道纠错能力的卷积编码作为信道编码,设计了一种多码率卷积码的编码方法.给出多码率编码器的MATLAB算法,并利用Verilog HDL硬件描述语言完成多码率卷积编码器的FPGA设计,在Isim软件上实现时序仿真验证,并在Spartan-6系列XC6SLX45CSG324 FPGA芯片上完成了多码率卷积编码器的硬件调试.测试结果表明,多码率卷积编码器可以根据无线信道的状态来选择编码速率,并且能应用于实际项目中.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	赵利	桂林电子科技大学信息与通信学院	94	360	9.0	12.0
2	梁仪庆	桂林电子科技大学信息与通信学院	2	0	0.0	0.0
3	唐俏笑	桂林电子科技大学信息与通信学院	4	2	1.0	1.0
4	陈振林	桂林电子科技大学信息与通信学院	1	0	0.0	0.0
5	黄星	桂林电子科技大学信息与通信学院	5	2	1.0	1.0