基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
针对可重构视频阵列处理器的设计要求及传统测试方法测试视频编解码系统时速度慢、精度低和可观测性不强的问题.开发了基于Qt的用户界面,设计实现了以现场可编程门阵列 (Field programmable gate-array,FPGA)为核心的软硬件协同测试平台.在PC端实现以软件仿真为基础的数据传输与图像重现,在FPGA端实现以可重构视频阵列处理器为基础的视频编解码算法并行映射.实验结果表明,在工作频率为100 MHz时,FPGA与PC之间可正确传输数据并满足算法测试对不同测试用例的更换需求,具有较好的可观测性.
推荐文章
可重构视频阵列处理器中全局控制器的设计与实现
可重构
视频阵列处理器
全局控制器
层次化编程网络
可重构阵列处理器Harris算法并行化实现
Harris算法
可重构阵列处理器
并行性
动态可重构阵列处理器数据流处理单元的设计与实现
阵列处理器
动态可重构
数据流
并行计算
可重构视频阵列处理器簇内存储结构设计与实现
阵列处理器
存储结构
并行存储
视频编解码
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 可重构视频阵列处理器测试平台设计与实现
来源期刊 系统仿真学报 学科 工学
关键词 测试平台 软硬件协同 用户界面 视频编解码 可重构视频阵列处理器
年,卷(期) 2020,(5) 所属期刊栏目 仿真支撑平台/系统技术
研究方向 页码范围 792-800
页数 9页 分类号 TP391.9
字数 语种 中文
DOI 10.16182/j.issn1004731x.joss.18-0542
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 蒋林 西安邮电大学电子工程学院 85 264 8.0 10.0
2 山蕊 西安邮电大学电子工程学院 23 34 3.0 5.0
3 贺飞龙 西安邮电大学计算机学院 5 0 0.0 0.0
4 吴皓月 西安邮电大学电子工程学院 6 0 0.0 0.0
5 王帅 西安邮电大学电子工程学院 6 11 2.0 3.0
6 武鑫 西安邮电大学电子工程学院 7 8 2.0 2.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (5)
共引文献  (3)
参考文献  (6)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1969(1)
  • 参考文献(0)
  • 二级参考文献(1)
2001(1)
  • 参考文献(0)
  • 二级参考文献(1)
2004(1)
  • 参考文献(0)
  • 二级参考文献(1)
2005(1)
  • 参考文献(1)
  • 二级参考文献(0)
2006(1)
  • 参考文献(0)
  • 二级参考文献(1)
2009(1)
  • 参考文献(0)
  • 二级参考文献(1)
2011(1)
  • 参考文献(1)
  • 二级参考文献(0)
2012(2)
  • 参考文献(2)
  • 二级参考文献(0)
2014(1)
  • 参考文献(1)
  • 二级参考文献(0)
2017(1)
  • 参考文献(1)
  • 二级参考文献(0)
2020(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
测试平台
软硬件协同
用户界面
视频编解码
可重构视频阵列处理器
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
系统仿真学报
月刊
1004-731X
11-3092/V
大16开
北京市海淀区永定路50号院
82-9
1989
chi
出版文献量(篇)
14694
总下载数(次)
35
相关基金
国家自然科学基金
英文译名:the National Natural Science Foundation of China
官方网址:http://www.nsfc.gov.cn/
项目类型:青年科学基金项目(面上项目)
学科类型:数理科学
论文1v1指导