基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
采用开-闭环结合模式的全数字延迟锁相环(ADDLL)兼具快速锁定优势和动态跟踪能力.将相位转换技术应用在一种具有双精度延迟线的开-闭环结合ADDLL中,可将其延迟链中的延迟单元数量减少一半,并减少时间数字转换器所需的触发器个数.运用中芯国际55 nm工艺的仿真结果表明,在1.25 GHz工作频率下,提出的结构仅需10个周期就能实现快速开环锁定.同时,该结构还可在闭环模式下实现对相位锁定的动态跟踪保持,测得的输出峰-峰值抖动仅为1.05 ps.
推荐文章
一种锁定相位编程可调全数字锁相环设计
全数字锁相环
多相位
现场可编程逻辑器件
Verilog
一种FPGA实现的全数字锁相环
锁相环
全数字
FPGA
逻辑仿真
一种结合高精度TDC的快速全数字锁相环
全数字锁相环
时间数字转换器
相调电路
可编程逻辑门阵列
一种基于FPGA的全数字锁相环设计
FPGA
verilogHDL
全数字锁相环(DPLL)
自动变模
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种具有相位转换模块的全数字延迟锁相环设计
来源期刊 通信技术 学科
关键词 全数字延迟锁相环 相位转换 时间数字转换器 噪声分析
年,卷(期) 2021,(4) 所属期刊栏目 工程与应用|Engineering & Application
研究方向 页码范围 998-1004
页数 7页 分类号 TN911.8
字数 语种 中文
DOI 10.3969/j.issn.1002-0802.2021.04.034
五维指标
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (13)
共引文献  (1)
参考文献  (10)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2000(1)
  • 参考文献(0)
  • 二级参考文献(1)
2004(1)
  • 参考文献(0)
  • 二级参考文献(1)
2006(2)
  • 参考文献(0)
  • 二级参考文献(2)
2008(1)
  • 参考文献(1)
  • 二级参考文献(0)
2014(2)
  • 参考文献(1)
  • 二级参考文献(1)
2015(3)
  • 参考文献(1)
  • 二级参考文献(2)
2016(3)
  • 参考文献(2)
  • 二级参考文献(1)
2017(2)
  • 参考文献(1)
  • 二级参考文献(1)
2018(1)
  • 参考文献(0)
  • 二级参考文献(1)
2019(6)
  • 参考文献(3)
  • 二级参考文献(3)
2020(1)
  • 参考文献(1)
  • 二级参考文献(0)
2021(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
全数字延迟锁相环
相位转换
时间数字转换器
噪声分析
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
通信技术
月刊
1002-0802
51-1167/TN
大16开
四川省成都高新区永丰立交桥(南)创业路8号
62-153
1967
chi
出版文献量(篇)
10805
总下载数(次)
35
论文1v1指导