3.75 GHz 0.35 μm CMOS 1:4静态分频器集成电路设计

• 作者: 包志华 景为平
• 来源期刊: 南京邮电学院学报(自然科学版)
• 学科: 工学
• 关键词: 集成电路 分频器 CMOS工艺
• 年，卷（期）: 2001,（4）
• 所属期刊栏目: 技术报告
• 页码范围: 91-94
• 页数: 4页
• 分类号: TN4|TN772
• 字数: 1694字
• 语种: 中文
• DOI: 10.3969/j.issn.1673-5439.2001.04.020

摘要

给出了一个利用0.35 μm CMOS工艺实现的1:4静态分频器设计方法.该分频器采用源极耦合场效应管逻辑电路,基本结构与T触发器相同.测试结果表明,当电源电压为3.3 V、输入信号峰峰值为O.5 V时,芯片可以工作在3.75 GHz,功耗为78 mW.