面向低功耗BIST的VLSI可测性设计技术

• 作者: 史又华 宋慧滨
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: 低功耗测试 内建自测试 故障覆盖率
• 年，卷（期）: 2002,（1）
• 页码范围: 101-104
• 页数: 4页
• 分类号: TN4
• 字数: 2839字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2002.01.024

摘要

随着手持设备的兴起和芯片对晶片测试越来越高的要求,内建自测试的功耗问题引起了越来越多人的关注.本文对目前内建自测试的可测性设计技术进行了分析并对低功耗的VLSI可测性设计技术的可行性和不足分别进行了探讨.在文章的最后简单介绍了笔者最近提出的一种低功耗BIST结构.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	宋慧滨	东南大学国家专用集成电路系统工程技术研究中心	2	12	1.0	2.0
2	史又华	东南大学国家专用集成电路系统工程技术研究中心	6	54	4.0	6.0