基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
在集成电路设计技术已进入第四代的今天,一个电子系统或分系统可以完全集成在一个芯片之上,即系统芯片(SOC)集成。随着设计规模增大、电路性能的提高和设计的复杂度大大增加,相应地,对设计方法学提出了更高的要求。
推荐文章
手机数字基带处理芯片中的静态时序分析
ASIC
静态时序分析
门级仿真
TDS-CDMA
基于片上系统芯片的传感器模块设计
传感器
片上系统
电路设计
时序模型建立的静态时序分析技术
时序模型提取
自底向上
系统芯片
SoC静态时序分析中时序约束策略的研究及实例
SoC设计
静态时序分析
静态验证
时序约束
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 片上系统芯片设计与静态时序分析
来源期刊 电子电路与贴装 学科 工学
关键词 静态时序分析 片上系统 芯片设计 系统芯片 SOC 集成电路设计 电路性能 设计方法学 复杂度 电子系统
年,卷(期) 2004,(6) 所属期刊栏目
研究方向 页码范围 32-33
页数 2页 分类号 TN402
字数 语种
DOI
五维指标
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2004(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
静态时序分析
片上系统
芯片设计
系统芯片
SOC
集成电路设计
电路性能
设计方法学
复杂度
电子系统
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子电路与贴装
双月刊
1683-8807
深圳市富田区华发北路30号中国电子工程设
出版文献量(篇)
1505
总下载数(次)
2
论文1v1指导