32×32乘法器的一种设计

• 作者: 李存志 栾玉霞
• 来源期刊: 西安电子科技大学学报(自然科学版)
• 学科: 工学
• 关键词: CSA加法器 乘法器 Booth算法 选择进位
• 年，卷（期）: 2004,（1）
• 页码范围: 16-20
• 页数: 5页
• 分类号: TN492
• 字数: 2210字
• 语种: 中文
• DOI: 10.3969/j.issn.1001-2400.2004.01.005

摘要

介绍了用基4 Booth编码器,4-2压缩器和改进的选择进位加法器,实现32×32乘法器的设计过程.用Verilog描述了整个乘法器的设计硬件语言.在Active-HDL 5.1上进行功能仿真以及时序后仿真,可知该设计在保证工作频率增加的情况下,版图面积会更小.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李存志	西安电子科技大学理学院	18	97	6.0	9.0
2	栾玉霞	西安电子科技大学理学院	1	7	1.0	1.0