二次Booth编码的大数乘法器设计

• 作者: 李树国 颜晓东
• 来源期刊: 清华大学学报（自然科学版）
• 学科: 工学
• 关键词: 乘法器 Booth编码 模乘 RSA算法
• 年，卷（期）: 2007,（10）
• 所属期刊栏目: 微电子学
• 页码范围: 1681-1684
• 页数: 4页
• 分类号: TN402
• 字数: 4032字
• 语种: 中文
• DOI: 10.3321/j.issn:1000-0054.2007.10.034

摘要

为了解决现有信息安全公钥签名算法存在的对大量模乘运算处理速度不快的问题,提出了一种高阶Booth编码的大数乘法器结构和二次编码的Booth 64线性变换式.二次编码既减少了部分积个数,也减少了高阶Booth编码预计算奇数倍的被乘数个数.基于此结构和编码,用Verilog代码设计了570×570b流水线乘法器.基于SMIC 0.18 μm工艺,综合表明电路的关键路径延时为5.8ns,芯片面积小于30 mm2.可用于高性能的整数因子分解算法(RSA)2048 b、椭圆曲线算法(ECC)素数域512b芯片的实现.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李树国	清华大学微电子学研究所	37	235	8.0	13.0
2	颜晓东	清华大学微电子学研究所	1	5	1.0	1.0