基于CSD编码的16位并行乘法器的设计

• 作者: TIAN Li-bo 王瑞光
• 来源期刊: 科技与创新
• 关键词: 乘法器 CSD编码 Wallace树 超前进位加法器 FPGA
• 年，卷（期）: 2008,（23）
• 所属期刊栏目: 嵌入式软件应用
• 页码范围: 75-76,26
• 页数: 3页
• 分类号: TP301.6
• 语种: 中文
• DOI: 10.3969/j.issn.1008-0570.2008.23.032

摘要

文中介绍了二进制数的CSD(Canonic Signed-Digit)编码技术;针对目前CSD编码大都是用软件预先求得或基于查找表实现,本文设计了一种有/无符号二进制数的CSD码快速转换的电路结构,其速度快、占用资源少.该编码电路用于乘法器中可以减少一半的部分积数目,文中设计了一种16位有/无符号的乘法器,其采用了Wallace加法树和超前进位加法器,整个设计用Verilog HDL语言实现了RTL描述,并在Altera公司的FPGA上进行了实验验证,结果表明该乘法器是可行性的.