网络处理器中FBI单元的设计及其Verilog HDL实现

• 作者: 王敏 邱智亮
• 来源期刊: 电子科技
• 学科: 工学
• 关键词: FBI IX总线 TFIFO RFIFO Hash单元
• 年，卷（期）: 2007,（6）
• 所属期刊栏目: 电子·电路
• 页码范围: 9-13
• 页数: 5页
• 分类号: TN915.05
• 字数: 4176字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-7820.2007.06.003

摘要

FBI(Fast Bus Interface)单元是实现网络处理器外部接口与网络处理器内部总线高速数据传输的关键.通过深入研究FBI单元,阐述了它的结构及其功能,运用Verilog HDL语言设计了一个FBI接口,在Modelsim SE PLUS 6.0上进行仿真,实现了整体模块的功能.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	邱智亮	西安电子科技大学综合业务网国家重点实验室	74	274	9.0	12.0
2	王敏	西安电子科技大学综合业务网国家重点实验室	24	215	8.0	14.0