一种新型双采样CMOS采样保持电路

• 作者: 周玉梅 王洪利 郑晓燕
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: 采样保持电路 双采样 时钟歪斜 存储效应 栅压自举开关
• 年，卷（期）: 2007,（6）
• 页码范围: 2043-2045
• 页数: 3页
• 分类号: TN402
• 字数: 1756字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2007.06.018

摘要

应用改进的双采样技术设计了一个标准CMOS模拟工艺下、采样率为80 MHz的采样保持电路.应用单一时钟控制采样以消除两相采样的不匹配;采用时钟控制的双输入端运放以消除存储效应并消除大部分失调;采用栅压自举的采样开关以减小非线性失真.仿真结果表明,在2.5 V电源电压下,当输入信号频率为37 MHz时,采样保持电路可获得11 bit的精度,消耗13 mW的功耗.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	郑晓燕	东北师范大学应用电子技术研究所	1	1	1.0	1.0
2	周玉梅	东北师范大学应用电子技术研究所	1	1	1.0	1.0
3	王洪利	东北师范大学应用电子技术研究所	1	1	1.0	1.0