一种基于格雷码的异步FIFO设计与实现

• 作者: 傅勇 吴昆 盛翊智 黄坤
• 来源期刊: 计算机与数字工程
• 学科: 工学
• 关键词: 异步逻辑 FIFO设计 格雷码 Verilog硬件描述语言
• 年，卷（期）: 2007,（1）
• 所属期刊栏目: 工程实践
• 页码范围: 141-144
• 页数: 4页
• 分类号: TP3
• 字数: 3237字
• 语种: 中文
• DOI: 10.3969/j.issn.1672-9722.2007.01.046

摘要

介绍了FPGA在实现异步FIFO及其在跨时钟域逻辑设计中的应用,并利用Gray码作异步FIFO指针的方法.该FIFO实现方案与使用传统方案相比,避免了亚稳态的出现,性能更稳定.本设计采用Verilog硬件描述语言实现,具有良好的可移植性和设计灵活性.最后,给出了系统的仿真及综合结果.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	盛翊智	华中科技大学控制科学与工程系	51	758	14.0	26.0
2	傅勇	华中科技大学控制科学与工程系	12	240	7.0	12.0
3	黄坤	华中科技大学控制科学与工程系	4	29	2.0	4.0
4	吴昆	华中科技大学控制科学与工程系	2	27	1.0	2.0