基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
介绍了用于IP核测试的内建自测试方法(BIST)和面向测试的IP核设计方法,指出基于IP核的系统芯片(SOC)的测试、验证以及相关性测试具有较大难度,传统的测试和验证方法均难以满足.以编译码器IP核为例,说明了基于BIST的编译码器IP核测试的基本实现原理和具体实现过程,通过加入测试外壳实现了对IP核的访问、隔离和控制,提高了IP核的可测性.
推荐文章
基于RS IP核编译码器的设计与FPGA实现
RS
IP核
FPGA
文件读写
纠错性能验证
基于VHDL的线性分组码编译码器设计
信道编码
线性分组码
Max+Plus Ⅱ
VHDL
基于DSP的通用语音编译码器设计与实现
语音信号处理
DSP
编码器
解码器
实验系统
跳频系统下Turbo编译码器的设计
跳频
Turbo码
交织器
迭代译码
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于BIST的编译码器IP核测试
来源期刊 国外电子元器件 学科 工学
关键词 电路与系统 可测性设计 内建自测试 测试外壳
年,卷(期) 2008,(1) 所属期刊栏目 应用与设计
研究方向 页码范围 23-25
页数 3页 分类号 TN407
字数 1613字 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 杨兴 华北电力大学电子与通信工程系 11 43 3.0 6.0
2 谢志远 华北电力大学电子与通信工程系 100 776 15.0 22.0
3 胡正伟 华北电力大学电子与通信工程系 28 124 6.0 10.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (2)
共引文献  (7)
参考文献  (4)
节点文献
引证文献  (3)
同被引文献  (0)
二级引证文献  (0)
1999(1)
  • 参考文献(0)
  • 二级参考文献(1)
2003(1)
  • 参考文献(0)
  • 二级参考文献(1)
2004(1)
  • 参考文献(1)
  • 二级参考文献(0)
2005(3)
  • 参考文献(3)
  • 二级参考文献(0)
2008(1)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(1)
  • 二级引证文献(0)
2008(1)
  • 引证文献(1)
  • 二级引证文献(0)
2010(1)
  • 引证文献(1)
  • 二级引证文献(0)
2013(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
电路与系统
可测性设计
内建自测试
测试外壳
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
国外电子元器件
月刊
chi
出版文献量(篇)
2729
总下载数(次)
3
总被引数(次)
18906
论文1v1指导