45nm CMOS工艺下的低泄漏多米诺电路研究

• 作者: 杨志家 杨松 王宏
• 来源期刊: 微电子学与计算机
• 关键词: 多米诺逻辑 阈值电压 亚阈值泄漏 栅极氧化层
• 年，卷（期）: 2008,（2）
• 页码范围: 89-92
• 页数: 4页
• 分类号: TN402
• 语种: 中文

摘要

在研究了45nm CMOS工艺下晶体管泄漏电流特性的基础上,提出了一种可以同时减小多米诺逻辑电路亚阈值和栅极氧化层泄漏功耗,带有NMOS睡眠开关并使用双阈值电压、双栅极氧化层厚度的电路技术.该电路技术与标准的双阈值电压多米诺逻辑电路相比,待机模式时消耗的总泄漏功耗在110℃时最高可以减小65.7%,在25℃时最高可以节省达94.1%.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王宏	中国科学院沈阳自动化研究所	143	1658	22.0	34.0
2	杨志家	中国科学院沈阳自动化研究所	40	407	10.0	19.0