一种全数字时钟数据恢复电路的设计与实现

• 作者: 江黎 钟洪声
• 来源期刊: 通信技术
• 学科: 工学
• 关键词: 时钟数据恢复 数据传输 数字锁相 同步
• 年，卷（期）: 2008,（11）
• 所属期刊栏目: 传输
• 页码范围: 1-3
• 页数: 3页
• 分类号: TN919.3+4
• 字数: 2420字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-0802.2008.11.001

摘要

时钟数据恢复(CDR)电路是数据传输系统的重要组成部分.对于突发的数据传输,传统的锁相环法很难达到其快速同步的要求.对此,文中提出一种改进型超前滞后锁相环法的全数字时钟恢复算法,与同类电路比较,具有数据码率捕获范围宽、辅获时间短的优点.文中还介绍了用FPGA来完成该电路设计.理论分析、仿真和实际测试表明,对非归零码,该电路的码率捕获范围5-20 MHz,20 MHz码率时相位抖动容限为2 ns.