用于DSP的双端口、多路可变L1 D-cache设计

• 作者: 何虎 孙义和 贾迪
• 来源期刊: 微电子学与计算机
• 关键词: L1数据高速缓存 双端口 多路可变 验证策略
• 年，卷（期）: 2009,（2）
• 页码范围: 184-187,192
• 页数: 5页
• 分类号: TP302
• 语种: 中文

摘要

提出了一个用于高性能嵌入式DSP(Digital Signal Processor)的L1数据高速缓存(Level 1 D-cache)设计.它采用组关联(set-associative)结构,并且具有双端口、多路可变等特点.在设计中,实现了一系列优化技术,以满足高性能嵌入式EISP访问数据的需要,并提高访问的能量效率.为了验证复杂的L1数据高速缓存控制器,提出了一个系统级的仿真模型,并且介绍了相应的验证策略.实验结果表明,该L1数据高速缓存的缺失率和缺失代价比没有采用优化技术的设计分别降低了约5%和20%;验证策略能够有效地提高验证效率,缩短验证时间.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	孙义和	清华大学微电子学研究所清华信息科学与技术国家实验室	52	284	9.0	15.0
2	何虎	清华大学微电子学研究所清华信息科学与技术国家实验室	40	67	3.0	5.0
3	贾迪	清华大学微电子学研究所清华信息科学与技术国家实验室	1	1	1.0	1.0