TD-LTE系统中咬尾卷积码译码器的FPGA实现

• 作者: 李小文 林丹
• 来源期刊: 电子测试
• 学科: 工学
• 关键词: LTE系统 咬尾卷积码 Viterbi译码 FPGA实现
• 年，卷（期）: 2010,（3）
• 所属期刊栏目: 微处理器与可编程器件应用
• 页码范围: 57-61
• 页数: 5页
• 分类号: TN492
• 字数: 2359字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-8519.2010.03.012

摘要

在LTE中,为了获得正确无误的数据传输,要采用差错控制编码技术.LTE中是采用Viterbi和Turbo加速器来实现前向纠错.咬尾卷积码保证格形起始和终止于某个相同的状态,它具有不要求传输任何额外比特的优点.本文提出一种在FPGA中实现的咬尾卷积码的Viterbi译码算法,并在Xilinx的XC3S500E芯片上实现了该算法,最后对该算法性能进行了分析.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李小文	重庆邮电大学通信学院	219	1060	14.0	21.0
2	林丹	重庆邮电大学计算机学院	2	9	1.0	2.0