用于FFT处理器的高速、低功耗定宽Booth乘法器的设计与实现

• 作者: 乔庐峰 管海亮
• 来源期刊: 军事通信技术
• 学科: 工学
• 关键词: 修正布思编码 截尾误差补偿 4-2压缩编码 进位组合
• 年，卷（期）: 2010,（4）
• 页码范围: 61-65
• 页数: 5页
• 分类号: TN911.72
• 语种: 中文

摘要

针对传统乘法器运算速度慢,硬件逻辑资源消耗大的问题,文中重点对部分积采取优化处理,通过二阶Booth编码、截尾误差补偿、4-2压缩编码以及超前进位加法器的优化组合,对用于超宽带(UWB)系统中的FFT/IFFT处理器的定宽Booth乘法器的关键部件进行了优化设计.乘法器在Xilinx xc3s50上进行了实现和验证,采用Modelsim SE 6.5d进行仿真,当输入位宽W=8时,结果显示最大工作时钟为258.642 MHz,占用58个slices,84个4输入查找表以及69个触发器.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	乔庐峰	解放军理工大学通信工程学院电信工程系	22	45	3.0	6.0