基于FPGA的卷积编译码器的设计与实现

• 作者: 刘杨 章敏
• 来源期刊: 电子设计工程
• 学科: 工学
• 关键词: 卷积码 维特比 FPGA 软件无线电(SDR)
• 年，卷（期）: 2010,（8）
• 页码范围: 168-170
• 分类号: TN92
• 字数: 2348字
• 语种: 中文
• DOI: 10.3969/j.issn.1674-6236.2010.08.049

摘要

为了解决传统的维特比译码器结构复杂、译码速度慢、消耗资源大的问题,提出一种新型的适用于FPGA特点,路径存储与译码输出并行工作,同步存储路径矢量和状态矢量的译码器设计方案.该设计方案通过在ISE9.2i中仿真验证,译码结果正确,得到编码前的原始码元,速度显著提高,译码器复杂程度明显降低.并在实际的软件无线电通信系统中信道编解码部分得到应用,性能优良.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘杨		9	19	4.0	4.0
2	章敏		4	7	2.0	2.0