基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
提出一种超宽带系统中的维特比译码器,对混合幸存路径管理单元进行改进,使其最高工作频率提升25%,译码延时减少40个时钟周期.在Xilinx Virtex-5 XC5VLX330 FPGA上的实现结果表明,该维特比译码器能在240 MHz的时钟频率下正确工作.并行使用2个该译码器,可对系统中所有8种速率的数据译码.
推荐文章
一种适用于导航系统的维特比译码器电路设计与仿真
维特比译码器
分支度量单元
加比选单元
幸存路径管理单元
回溯算法
Viterbi译码器的设计与实现
Viterbi译码器
卷积码
EDA
维特比译码器的路径度量存储更新方法
维特比译码
路径度量
原位更新
地址产生
TD-SCDMA中Viterbi译码器的硬件设计与实现
TD-SCDMA
信道编码
Viterbi
Verilog
ASIC
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 超宽带系统中维特比译码器的设计与实现
来源期刊 计算机工程 学科 工学
关键词 超宽带 维特比算法 混合幸存路径管理
年,卷(期) 2010,(17) 所属期刊栏目
研究方向 页码范围 260-263
页数 分类号 TN764
字数 4650字 语种 中文
DOI 10.3969/j.issn.1000-3428.2010.17.089
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 刘亮 复旦大学专用集成电路与系统国家重点实验室 29 206 6.0 13.0
2 任俊彦 复旦大学专用集成电路与系统国家重点实验室 116 450 11.0 14.0
3 叶凡 复旦大学专用集成电路与系统国家重点实验室 53 115 6.0 7.0
4 欧阳淦 复旦大学专用集成电路与系统国家重点实验室 1 4 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (2)
节点文献
引证文献  (4)
同被引文献  (2)
二级引证文献  (2)
1992(1)
  • 参考文献(1)
  • 二级参考文献(0)
2003(1)
  • 参考文献(1)
  • 二级参考文献(0)
2010(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2011(1)
  • 引证文献(1)
  • 二级引证文献(0)
2012(1)
  • 引证文献(1)
  • 二级引证文献(0)
2013(1)
  • 引证文献(1)
  • 二级引证文献(0)
2014(1)
  • 引证文献(1)
  • 二级引证文献(0)
2016(1)
  • 引证文献(0)
  • 二级引证文献(1)
2020(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
超宽带
维特比算法
混合幸存路径管理
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机工程
月刊
1000-3428
31-1289/TP
大16开
上海市桂林路418号
4-310
1975
chi
出版文献量(篇)
31987
总下载数(次)
53
总被引数(次)
317027
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导