SOC中的MBIST设计

• 作者: 周毅 桂江华 申柏泉 钱黎明
• 来源期刊: 电子与封装
• 学科: 工学
• 关键词: SOC JTAG 内建自测试
• 年，卷（期）: 2011,（1）
• 页码范围: 26-28,36
• 分类号: TN402
• 字数: 2125字
• 语种: 中文
• DOI: 10.3969/j.issn.1681-1070.2011.01.007

摘要

随着超大规模集成电路的发展,设计的集成度越来越高,基于IP的SOC设计正在成为IC设计的主流.为了确保SOC的功能正确,可测性设计(Design for Test,简称DFT)显得尤为关键.DFT设计包括扫描设计、JTAG设计和BIST设计.另外,当前SOC芯片中集成了大量的存储器,为了确保存储器没有故障,基于存储器的内建自测试显得很有必要.文章主要阐述如何用ARM JTAG来控制MBIST,这样既能节约硬件开销又能达到DFT设计的目的.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	钱黎明		9	12	2.0	3.0
2	周毅		8	25	3.0	5.0
3	桂江华		7	36	3.0	6.0
4	申柏泉		1	7	1.0	1.0