基于Verilog HDL的逻辑分析仪电路设计

• 作者: 轩克辉 霍秋珍
• 来源期刊: 科技广场
• 学科: 工学
• 关键词: Verilog HDL 逻辑分析仪 触发
• 年，卷（期）: 2011,（3）
• 所属期刊栏目: 电力电子技术
• 页码范围: 166-168
• 分类号: TP391
• 字数: 1085字
• 语种: 中文
• DOI: 10.3969/j.issn.1671-4792.2011.03.049

摘要

本文设计的是一个基于Verilog HDL的简易逻辑分析仪电路,在满足触发条件时,对被测信号进行采集、存储、并在示波器上显示所采集到的信号波形和时间标志线.在该逻辑分析仪电路中,所有信号都与时间相关,从而可以观察到时间的设置与保持、脉冲宽度、外部丢失的数据关系、也能够帮助我们实施数字硬件故障检测.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	轩克辉		6	40	2.0	6.0
2	霍秋珍		6	9	2.0	2.0