面向SOC芯片的跨时钟域设计和验证

• 作者: 何鸿君 窦强 罗莉 除炜遐
• 来源期刊: 计算机科学
• 学科: 工学
• 关键词: 跨时钟域设计 基于断言的验证 PSL属性说明语言 符号模型检查 LTL线性时序逻辑
• 年，卷（期）: 2011,（9）
• 所属期刊栏目: 体系结构
• 页码范围: 279-281,297
• 分类号: TN402
• 字数: 3026字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-137X.2011.09.067

摘要

随着高性能、低功耗芯片的发展,多时钟域和跨时钟域(Clock Domain Crossing,CDC)设计越来越多,CDC设计和验证越来越重要.阐述了5种常用的同步器设计模板.验证方法提出了层次化的验证流程:结构化检查,基于断言的验证(assertion-based verification,ABV),对关键模块进行形式化验证.CDC设计应用于研发的一款65nm工艺SOC芯片(最高主频1GHz、10个时钟域设计、多种工作模式),该芯片已流片回来.经测试,芯片的功能正确,说明设计和验证方法是完备的.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	罗莉	国防科技大学计算机学院	26	233	7.0	15.0
2	何鸿君	国防科技大学计算机学院	20	130	7.0	10.0
3	窦强	国防科技大学计算机学院	25	97	5.0	8.0
4	除炜遐	国防科技大学计算机学院	1	12	1.0	1.0