基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
随着芯片系统复杂性的提高,系统级芯片中集成了越来越多的模块,这些模块通常工作在不同的时钟频率下,这样芯片上的数据必然频繁地在不同区域之间进行传输。在时钟和数据信号从一个时钟域跨越到另一个时钟域时会发生许多类型的同步问题。采用握手信号进行异步时钟域之间的信号传输,和采用异步FIFO进行总线信号跨时钟域设计可以很好地应用在系统级芯片设计中,保证这些跨越了多个域的时钟和数据信号保持同步。
推荐文章
SoC中跨时钟域的信号同步设计
亚稳态
异步同步器
跨时钟域
SoC
FPGA设计中的跨时钟域问题
CDC
亚稳态
同步
仿真
面向SoC系统芯片中跨时钟域设计的模型检验方法
形式化验证
模型检验
跨时钟域设计
线性时序逻辑
SoC中跨时钟域的信号同步设计
亚稳态
异步同步器
跨时钟域
SoC
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 系统级芯片跨时钟域同步技术研究
来源期刊 电子与封装 学科 工学
关键词 系统级芯片 跨时钟域 同步 平均无故障时间
年,卷(期) 2016,(1) 所属期刊栏目
研究方向 页码范围 25-30
页数 6页 分类号 TN402
字数 3731字 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 汪健 中国兵器工业第214研究所苏州研发中心 24 39 4.0 6.0
2 张磊 中国兵器工业第214研究所苏州研发中心 12 50 4.0 7.0
3 赵忠惠 中国兵器工业第214研究所苏州研发中心 9 33 3.0 5.0
4 陈亚宁 中国兵器工业第214研究所苏州研发中心 9 37 4.0 6.0
5 王镇 中国兵器工业第214研究所苏州研发中心 4 9 2.0 3.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (3)
同被引文献  (4)
二级引证文献  (0)
2016(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2017(2)
  • 引证文献(2)
  • 二级引证文献(0)
2019(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
系统级芯片
跨时钟域
同步
平均无故障时间
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子与封装
月刊
1681-1070
32-1709/TN
大16开
江苏无锡市惠河路5号(208信箱)
2002
chi
出版文献量(篇)
3006
总下载数(次)
24
总被引数(次)
9543
论文1v1指导