时序敏感的容软错误电路选择性加固方案

• 作者: 梁华国 陈凡 黄正峰
• 来源期刊: 电子测量与仪器学报
• 学科: 工学
• 关键词: 时序裕度 软错误 电路性能 可靠性 选择性加固
• 年，卷（期）: 2014,（3）
• 所属期刊栏目: 学术论文
• 页码范围: 247-254
• 页数: 8页
• 分类号: TP391.7
• 字数: 4862字
• 语种: 中文
• DOI: 10.13382/j.jemi.2014.03.004

摘要

由于瞬态故障引起的电路软错误问题越来越严重,现有的选择性加固方案通常带来较大的时序和面积开销.针对这些问题,提出了在电路时序松弛路径使用高可靠性时空冗余触发器来加固电路的方案.该方案在不降低电路性能且面积开销很小的情况下,达到电路容错性能的最大提高.ISCAS' 89基准电路的实验数据显示,平均面积开销为60.26％就能将整个电路的软错误率降低90％以上.针对可靠性、性能和面积开销,提出了综合评价指标RAPP.本方案在加固30％、50％、70％和90％时,和相关文献相比,RAPP值都是最小的,达到了三者的最佳折中.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	梁华国	合肥工业大学电子科学与应用物理学院	192	1611	19.0	30.0
2	黄正峰	合肥工业大学电子科学与应用物理学院	101	590	14.0	19.0
3	陈凡	合肥工业大学计算机与信息学院	5	40	3.0	5.0