并行可配置浮点矩阵乘法IP核设计

• 作者: 乔瑞秀 陈刚 鲁华祥 龚国良
• 来源期刊: 网络新媒体技术
• 关键词: 系统设计 IP核 浮点数运算 矩阵乘法
• 年，卷（期）: 2015,（6）
• 所属期刊栏目: 网络通讯与计算技术
• 页码范围: 31-36
• 页数: 6页
• 字数: 3178字
• 语种: 中文

摘要

矩阵乘法是信息处理领域的常见计算,该文设计并实现了一个可自由配置的浮点矩阵乘法IP核,可满足不同计算场合的需求.该IP核采用并行结构设计,使用AXI接口,可通过参数配置实现任意维矩阵乘法,并在嵌入式系统设计中灵活调用,在Xilinx 7系列芯片的FPGA平台上进行验证了.实验结果证明了该浮点矩阵乘法IP核相对于传统乘法器设计具有计算速度快、移植性能好、资源利用少等特点.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	龚国良	中国科学院半导体研究所高速电路与神经网络实验室	12	60	4.0	7.0
2	鲁华祥	中国科学院半导体研究所高速电路与神经网络实验室	46	358	8.0	17.0
3	陈刚	中国科学院半导体研究所高速电路与神经网络实验室	183	1886	20.0	37.0
4	乔瑞秀	中国科学院半导体研究所高速电路与神经网络实验室	2	3	1.0	1.0