一种浮点乘法器的参数化设计

• 作者: 徐晨 蒋华 袁红林
• 来源期刊: 信息与电子工程
• 学科: 工学
• 关键词: 参数化设计 浮点乘法器 可重配置 IP核
• 年，卷（期）: 2006,（5）
• 所属期刊栏目: 学术论文
• 页码范围: 337-341
• 页数: 5页
• 分类号: TN91
• 字数: 3675字
• 语种: 中文
• DOI: 10.3969/j.issn.1672-2892.2006.05.004

摘要

为了对Verilog硬件描述语言(Hardware Description Language,HDL)的浮点乘法器知识产权(Intellectual Property,IP)核参数化设计方法进行详细描述,以一种浮点乘法器的参数化设计为例,介绍了其可重配置的三种功能参数,提出了尾数乘法运算采用基4Booth编码器对部分积压缩,然后采用一种将阵列与树混合的结构,对部分积划分成几个子块并行运算,最后结果用超前进位加法器累加输出.该参数化设计实例包括了由IP核的输入参数配置生成的一个单精度浮点乘法运算模块,具有四级流水线,带时钟使能端,并与IEEE754兼容.经现场可编程门阵列(Field Programmable Gate Array,FPGA)验证,结果表明参数化的设计方法使得IP核具有可重配置、可复用的优点.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	蒋华	东南大学集成电路学院	14	133	5.0	11.0
3	徐晨	南通大学电子信息学院	82	518	13.0	16.0
4	袁红林	南通大学电子信息学院	26	154	7.0	11.0