基于改进的BOOTH编码的高速32×32位并行乘法器设计

• 作者: 刘强 王荣生
• 来源期刊: 计算机工程
• 学科: 工学
• 关键词: 乘法器 BOOTH编码 CPL
• 年，卷（期）: 2005,（6）
• 所属期刊栏目: 工程应用技术与实现
• 页码范围: 200-202
• 页数: 3页
• 分类号: TP302.2
• 字数: 2170字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-3428.2005.06.073

摘要

采用了一种改进的基-4 BOOTH编码方案,设计了一种高速32×32-b定/浮点并行乘法器.乘法器电路利用CPL逻辑来实现.通过对关键延时路径中的(4:2)压缩器和64位加法器的优化设计,可以在20ns内完成一次乘法运算.乘法器的设计由0.45um的双层金属CMOS工艺实现,工作电压为3.3V,用于自适应数字滤波运算中.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘强	中国科学技术大学集成电路与系统实验室	235	4502	28.0	60.0
2	王荣生	中国科学技术大学集成电路与系统实验室	11	61	5.0	7.0