基于Booth算法的32×32乘法器IP核设计

• 作者: 吴建辉 吴艳 杨军 汤晓慧
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: 乘法器 IP核 Booth算法
• 年，卷（期）: 2005,（1）
• 页码范围: 218-220,234
• 页数: 4页
• 分类号: TP332|TN43
• 字数: 1341字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2005.01.056

摘要

在Booth算法的基础上,提出了一个适用于多媒体加速单元(Multimedia Accelerator) 的乘法器IP核设计.通过增加一位符号位,本设计支持32×32无符号和有符号乘法.通过一个32×9结合2-bit Booth算法阵列乘法器循环四次加法,完成32bit乘法.前四个时钟周期,每次处理一个9bit乘法,后两个周期分别处理低32 bit和高32 bit加法.我们采用2.5 V, 0.25 μm SMIC CMOS工艺,实现乘法器的设计,其中部分积求和部分和ALU单元,Hspice仿真的最大延迟分别为0.64 ns,1.51 ns.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	杨军	东南大学国家专用集成电路系统工程研究中心	210	2336	24.0	38.0
2	吴建辉	东南大学国家专用集成电路系统工程研究中心	102	725	13.0	20.0
3	吴艳	东南大学国家专用集成电路系统工程研究中心	9	73	5.0	8.0
4	汤晓慧	东南大学国家专用集成电路系统工程研究中心	1	13	1.0	1.0