基于自偏置技术的高速SERDES芯片PLL设计

• 作者: 张健 文治平 林美东
• 来源期刊: 微处理机
• 学科: 工学
• 关键词: 自偏置 锁相环 宽输入范围 CMOS工艺 高速 SERDES芯片
• 年，卷（期）: 2016,（3）
• 所属期刊栏目: 大规模集成电路设计、制造与应用
• 页码范围: 1-4,9
• 页数: 5页
• 分类号: TN4
• 字数: 3400字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-2279.2016.03.001

摘要

设计了适用于宽输入范围的SerDes芯片的锁相环电路,采用自偏置技术,有较宽的输入参考频率范围,不需要外加偏置电路,而且环路带宽能够跟随输入参考频率变化,对噪声有良好的抑制作用.环形VCO占用面积小、频率调节范围宽,并且能够很容易的产生SerDes中CDR所需要的多相位时钟.采用TSMC-0.25μm CMOS工艺实现了该PLL的设计,工作频率范围是1.6-2.7GHz,并成功应用于一款SERDES芯片中.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张健	中国航天科技集团公司第七七二研究所	2	0	0.0	0.0
2	林美东	中国航天科技集团公司第七七二研究所	1	0	0.0	0.0
3	文治平	中国航天科技集团公司第七七二研究所	1	0	0.0	0.0