基于SerDes系统芯片边界扫描测试设计与电路实现

• 作者: 代鸣扬 蔡志匡 郭宇锋 陈冬明
• 来源期刊: 南京邮电大学学报（自然科学版）
• 学科: 工学
• 关键词: SerDes 边界扫描测试 串行测试 集成测试
• 年，卷（期）: 2018,（1）
• 所属期刊栏目: 通信与电子
• 页码范围: 91-97
• 页数: 7页
• 分类号: TN47
• 字数: 4585字
• 语种: 中文
• DOI: 10.14132/j.cnki.1673-5439.2018.01.012

摘要

基于IP的SoC设计能够有效提高设计效率,降低成本,是当前超大规模集成电路设计的主流解决方案.SerDes作为一种复杂数模混合IP,可实现高速数据的接收与发送.文中针对SoC芯片中SerDes的PAD测试问题,提供两种改进的边界扫描测试技术,包括利用SerDes自带的边界扫描测试电路将多个SerDes进行串行测试,以及将SerDes定义为一个PAD连接到顶层边界扫描链进行集成测试.文中基于SMIC 40 nm工艺,在一款自主设计的多核SoC芯片中,应用Synopsys公司BSD Compiler工具实现了上述技术的电路设计,网表级仿真结果证明该方案的可行性和有效性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	郭宇锋	南京邮电大学电子与光学工程学院射频集成与微组装技术国家地方联合工程实验室	59	281	8.0	14.0
2	陈冬明	南京邮电大学电子与光学工程学院射频集成与微组装技术国家地方联合工程实验室	2	2	1.0	1.0
3	蔡志匡	南京邮电大学电子与光学工程学院射频集成与微组装技术国家地方联合工程实验室	9	7	2.0	2.0
4	代鸣扬	南京邮电大学电子与光学工程学院射频集成与微组装技术国家地方联合工程实验室	2	4	2.0	2.0