高速低功耗SRAM体系结构及设计仿真

• 作者: 周刚 赵以诚
• 来源期刊: 微处理机
• 学科: 工学
• 关键词: 静态随机存储器 体系结构 高速低功耗 译码器 灵敏放大器 内核
• 年，卷（期）: 2016,（5）
• 所属期刊栏目: 大规模集成电路设计、制造与应用
• 页码范围: 6-8,12
• 页数: 4页
• 分类号: TN603
• 字数: 2814字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-2279.2016.05.002

摘要

提出了一种高速低功耗1M－bit 静态随机存储器的体系结构设计，在此体系结构基础上完成了整体电路架构的搭建。同时，运用 Hspice 模拟电路仿真工具完成了电路系统仿真。在5V 电源电压下，采用 CSMC 0．35μm 工艺模型，地址取数时间为15ns，平均动态功耗为100mA，静态功耗为6mA，实现了静态随机存储器高速、低功耗的良好性能。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	周刚	中国电子科技集团公司第四十七研究所	15	25	3.0	4.0
2	赵以诚	中国电子科技集团公司第四十七研究所	3	6	2.0	2.0