基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
随着半导体工艺尺寸的不断缩小和芯片集成度的提高,大规模、高性能处理器中的测试面临着许多严峻的挑战,其中,测试功耗已经成为大规模、高性能处理器生产测试中的关键性问题。可测性设计中的功耗较常规功能模式下的的功耗更高,过高的测试功耗高会导致芯片结构损坏、可靠性下降、成品率降低和测试成本增加等问题。可测性设计技术是降低测试成本,提高测试质量的有效手段,但是在对电路进行可测性设计的过程中有可能会造成功耗问题更加严重。本研究对可测性设计的低功耗测试向量的X‐Fill、时钟门控、功率分割等低功耗技术进行了介绍和分析,通过开源处理器LEON3作为实例,进行了实用的低功耗测试技术的分析和实验,提出可测性设计低功耗测试向量的设计方法。
推荐文章
低功耗测试向量产生技术的研究
低功耗
测试
测试向量产生
一种基于 ED T的低功耗可测性设计技术研究
EDT
低功耗可测性设计
WSA
功耗阈值
单/双跳变向量插入式低功耗BIST设计方法
内建自测试
低功耗
线性反馈移位寄存器
微型电子测压器的低功耗设计
电子技术
低功耗
电子测压器
压力测试
MSP430
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 可测性设计测试向量低功耗设计方法
来源期刊 电子测量技术 学科 工学
关键词 可测性设计 低功耗 X-Fill 时钟门控
年,卷(期) 2016,(11) 所属期刊栏目 【研究与设计】
研究方向 页码范围 46-50
页数 5页 分类号 TN407
字数 3379字 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 陈大为 中国电子技术标准化研究院集成电路测试与评价工业和信息化部重点实验室 6 33 3.0 5.0
2 胡海涛 中国电子技术标准化研究院集成电路测试与评价工业和信息化部重点实验室 3 9 2.0 3.0
3 钟明琛 中国电子技术标准化研究院集成电路测试与评价工业和信息化部重点实验室 10 33 3.0 5.0
4 陈莉 1 7 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (24)
共引文献  (17)
参考文献  (5)
节点文献
引证文献  (7)
同被引文献  (34)
二级引证文献  (0)
1994(1)
  • 参考文献(0)
  • 二级参考文献(1)
2001(1)
  • 参考文献(0)
  • 二级参考文献(1)
2002(3)
  • 参考文献(0)
  • 二级参考文献(3)
2003(2)
  • 参考文献(0)
  • 二级参考文献(2)
2004(1)
  • 参考文献(0)
  • 二级参考文献(1)
2006(3)
  • 参考文献(0)
  • 二级参考文献(3)
2007(5)
  • 参考文献(1)
  • 二级参考文献(4)
2008(1)
  • 参考文献(0)
  • 二级参考文献(1)
2009(3)
  • 参考文献(0)
  • 二级参考文献(3)
2010(4)
  • 参考文献(2)
  • 二级参考文献(2)
2011(1)
  • 参考文献(0)
  • 二级参考文献(1)
2012(2)
  • 参考文献(1)
  • 二级参考文献(1)
2013(1)
  • 参考文献(0)
  • 二级参考文献(1)
2015(1)
  • 参考文献(1)
  • 二级参考文献(0)
2016(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2017(4)
  • 引证文献(4)
  • 二级引证文献(0)
2018(2)
  • 引证文献(2)
  • 二级引证文献(0)
2020(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
可测性设计
低功耗
X-Fill
时钟门控
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子测量技术
半月刊
1002-7300
11-2175/TN
大16开
北京市东城区北河沿大街79号
2-336
1977
chi
出版文献量(篇)
9342
总下载数(次)
50
总被引数(次)
46785
论文1v1指导