20nm高介电常数金属栅极缺陷减少技术

• 作者: Antoine Labourier Benjamin Dumont Chet Lenox Eric Labonne Julie Lebreton Mike von Den Hof Mylène Savoye Vincent Charbois
• 来源期刊: 电子工业专用设备
• 学科: 工学
• 关键词: 缺陷检测与减少(DI) 成品率改善/学习(YE)
• 年，卷（期）: 2017,（1）
• 所属期刊栏目: 半导体制造工艺与设备
• 页码范围: 8-13
• 页数: 6页
• 分类号: TN451
• 字数: 3115字
• 语种: 中文

摘要

介绍了20 nm平面技术生产线前端缺陷减少的方法、结果及改善.介绍的缺陷检测优化与缺陷减少方法是针对高性能逻辑器件所用的300 mm晶圆上的高介电常数金属栅极(HKMG)层叠模块而实施的.