基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
随着微电子工艺的不断进步,SoC芯片设计中SRAM所占面积越来越大,SRAM的缺陷率成为影响芯片成品率的重要因素.提出了一种可扩展的存储器自修复算法(S-MBISR),在对冗余的SRAM进行修复时,可扩展利用存储器访问通路中校验码的纠错能力,在不改变SRAM结构的前提下能够进一步提高存储器的容错能力,进而提高芯片成品率.最后对该算法进行了RTL设计实现.后端设计评估表明,该算法能够工作在1 GHz频率,面积开销仅增加1.5%.
推荐文章
嵌入式存储器的内建自修复设计
嵌入式存储器
内建自测试
内建自修复
基于递推法的CRC-32校验码并行改进算法
循环冗余校验
CRC-32校验码
递推法
并行逻辑关系
基于ECC校验算法的记录器设计
错误检查和纠错算法
现场可编程逻辑阵列
与非型闪存
一种基于再生码的数据修复算法
云存储
再生码
数据修复
容错性
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于ECC校验码的存储器可扩展自修复算法设计
来源期刊 计算机工程与科学 学科 工学
关键词 MBSIR MBIST ECC
年,卷(期) 2017,(2) 所属期刊栏目 高性能计算
研究方向 页码范围 252-257
页数 6页 分类号 TP393
字数 4665字 语种 中文
DOI 10.3969/j.issn.1007-130X.2017.02.005
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 谢向辉 44 95 5.0 8.0
2 任秀江 8 10 2.0 3.0
3 施晶晶 7 5 1.0 2.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (2)
共引文献  (2)
参考文献  (2)
节点文献
引证文献  (4)
同被引文献  (22)
二级引证文献  (0)
1993(1)
  • 参考文献(0)
  • 二级参考文献(1)
2005(2)
  • 参考文献(1)
  • 二级参考文献(1)
2011(1)
  • 参考文献(1)
  • 二级参考文献(0)
2017(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2018(3)
  • 引证文献(3)
  • 二级引证文献(0)
2020(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
MBSIR
MBIST
ECC
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机工程与科学
月刊
1007-130X
43-1258/TP
大16开
湖南省长沙市开福区德雅路109号国防科技大学计算机学院
42-153
1973
chi
出版文献量(篇)
8622
总下载数(次)
11
总被引数(次)
59030
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导