基于28nm工艺下的LVDS发送器设计

• 作者: 刘怡俊 叶剑科 李邵川 罗庆红 阳昕 陶永耀
• 来源期刊: 现代计算机
• 关键词: LVDS 数据传输 发送器 采样 锁相环(PLL)
• 年，卷（期）: 2017,（13）
• 所属期刊栏目: 开发案例
• 页码范围: 38-41
• 页数: 4页
• 字数: 1340字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-1423.2017.13.009

摘要

在对LVDS发送器电路的基本原理与结构研究的基础上,设计一种高速低电压差分信号(LVDS)发送器电路.电路采用台湾积体电路制造公司(TSMC)的28nm HKMG工艺设计实现,采用一种新型的数据同步采样设计.仿真结果表明,该发送器电路在电源电压为3.1V的工作条件下,有发送端匹配电阻存在的情况下,发送器在单端输出摆幅400mV的情况下消耗平均功率为39mW.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘怡俊		66	190	7.0	10.0
2	罗庆红		2	1	1.0	1.0
3	叶剑科		2	1	1.0	1.0