基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
随着CPU、DSP等器件的处理速度迅速提高,对内存的速度和各方面的需求迅速增加.早期的SDRAM工作频率发展到133 MHz已到极限,成为系统性能的瓶颈.DDR(双倍数据率)技术随之应运而生,目前DDR4的性能已经可以达到3200 Mbps级别.DDR PHY作为存储控制器和DRAM颗粒物理接口之间的通用接口,是制约DDR读写速度提升的关键.本文以TSMC 28 nm工艺的DDR PHY设计为例,结合Innovus工具,在描述流程之外,重点研究解决了后端物理设计中时序路径的时间预算、延时优化、路径对齐等问题.最后该DDR PHY在一款工业级DSP中成功集成,并且板级测试结果表明其物理设计结果达到指标要求.
推荐文章
3200Mbps DDR4 PHY的物理设计优化
DDR4 PHY
时钟树综合
多源时钟树结构
多位缓冲器
2133Mb/s DDR3存储接口的物理设计
DDR3
物理设计
时钟树
布局规划
锗硅外延工艺优化对28nm PMOS器件性能的改善
锗硅外延
薄膜堆叠层
器件性能
PMOS器件
28nm工艺低压差线性稳压器(LDO)设计
低压差线性稳压器
带隙基准电路
28nm工艺
温度系数
低功耗低噪声
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于Innovus工具的28nm DDR PHY物理设计方法
来源期刊 雷达科学与技术 学科 工学
关键词 DDRPHY 物理设计 Innovus 时间预算 延时优化 路径对齐
年,卷(期) 2020,(4) 所属期刊栏目
研究方向 页码范围 457-460
页数 4页 分类号 TN47
字数 2265字 语种 中文
DOI 10.3969/j.issn.1672-2337.2020.04.018
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 张杰 中国电子科技集团公司第三十八研究所 38 182 7.0 12.0
2 王秋实 中国电子科技集团公司第三十八研究所 4 3 1.0 1.0
3 孟少鹏 中国电子科技集团公司第三十八研究所 6 8 2.0 2.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (1)
共引文献  (1)
参考文献  (5)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2002(1)
  • 参考文献(1)
  • 二级参考文献(0)
2006(1)
  • 参考文献(0)
  • 二级参考文献(1)
2010(1)
  • 参考文献(1)
  • 二级参考文献(0)
2014(1)
  • 参考文献(1)
  • 二级参考文献(0)
2016(2)
  • 参考文献(2)
  • 二级参考文献(0)
2020(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
DDRPHY
物理设计
Innovus
时间预算
延时优化
路径对齐
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
雷达科学与技术
双月刊
1672-2337
34-1264/TN
大16开
安徽省合肥市9023信箱60分箱
2003
chi
出版文献量(篇)
1971
总下载数(次)
3
总被引数(次)
10892
论文1v1指导