基于28 nm工艺数字芯片的时钟树设计

• 作者: 吕英杰 汤勇 陈力颖
• 来源期刊: 天津工业大学学报
• 学科: 工学
• 关键词: 数字芯片 时钟树设计 数字集成电路 物理设计 时钟树综合 时钟偏移 插入延迟
• 年，卷（期）: 2019,（1）
• 所属期刊栏目: 电子信息与自动化
• 页码范围: 76-82
• 页数: 7页
• 分类号: TN402|TN47
• 字数: 5357字
• 语种: 中文
• DOI: 10.3969/j.issn.1671-024X.2019.01.014

摘要

针对纳米级设计中时钟偏移大、时序不容易收敛等问题, 提出了一种有效的时钟树综合 (CTS) 优化方案.以28 nm工艺的数字芯片为例, 根据其时钟结构特点, 将CTS过程分成两步完成.利用这种方法, 采用Cadence公司的APR工具Encounter对数字模块进行时钟网络的设计;对分步CTS和传统CTS两种方法进行比较.结果表明:使用分步CTS的时钟偏移减小了52％, 提高了时钟网络的性能, 从而时序得到了很大的改善, 芯片泄漏功耗也降低了45％.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	吕英杰	南开大学电子信息与光学工程学院	38	92	6.0	8.0
2	陈力颖	天津工业大学电子与信息工程学院	18	24	3.0	3.0
6	汤勇	天津工业大学电子与信息工程学院	2	2	1.0	1.0