比较分析法在Verilog HDL中的应用研究

• 作者: 童巧英
• 来源期刊: 数字技术与应用
• 学科: 工学
• 关键词: 比较分析法 硬件描述语言 VerilogHDL
• 年，卷（期）: 2018,（1）
• 所属期刊栏目: 应用研究
• 页码范围: 121-123
• 页数: 3页
• 分类号: TP311.1
• 字数: 2088字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-9416.2018.01.069

摘要

Verilog HDL是电子设计主流硬件的描述语言之一,在该硬件描述语言中存在大量类似语句.文章提出采用比较分析法对Verilog HDL进行教学,并以Verilog HDL中的两种条件语句:case语句和if语句为例,在语句格式、应用范围、占用资源三方面对两种语句进行对比分析.分析表明,case语句在可读性方面要优于if语句,if语句的使用范围要大于case语句,对于同样的设计,case语句占用逻辑资源要大于if语句.比较分析法可以帮助学员分清概念,提高分析水平,获得规律性认识,快速掌握Verilog HDL.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	童巧英	盐城师范学院新能源与电子工程学院	8	8	2.0	2.0