可重构阵列处理器中分布式Cache设计

• 作者: 刘阳 刘鹏 山蕊 耿玉荣 蒋林
• 来源期刊: 电子技术应用
• 学科: 工学
• 关键词: 阵列处理器 可重构 存储结构 分布式Cache 并行访问
• 年，卷（期）: 2018,（12）
• 所属期刊栏目: 微电子技术
• 页码范围: 9-12,16
• 页数: 5页
• 分类号: TP302
• 字数: 2461字
• 语种: 中文
• DOI: 10.16157/j.issn.0258-7998.181095

摘要

随着片上集成的处理器核数日益增多,可重构阵列处理器中的“存储墙”问题日益加剧,而传统采用多级共享Cache硬件设计复杂度高,并行访问度有限,难以满足可重构阵列处理器的访存需求.设计了一种本地优先、全局共享的“物理分布、逻辑统一”分布式Cache结构,该结构硬件开销小,并行访问性高.通过Xilinx公司的Virtex-6系列xc6vlx550T开发板对设计进行测试,实验结果表明,该结构相比于同类结构,平均延迟减少最高达30％,硬件开销仅为Cache容量的5％,最高可提供10.512 GB/s的访存带宽.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	蒋林	西安邮电大学电子工程学院	85	264	8.0	10.0
2	山蕊	西安邮电大学电子工程学院	23	34	3.0	5.0
3	耿玉荣	西安邮电大学计算机学院	3	1	1.0	1.0
4	刘鹏	西安邮电大学电子工程学院	4	2	1.0	1.0
5	刘阳	西安邮电大学计算机学院	7	5	1.0	1.0