一款面向高性能SOC应用的高精度全数字锁相环设计

• 作者: 胡向东 赵信 黄永勤 黄金明
• 来源期刊: 计算机工程与科学
• 学科: 工学
• 关键词: 全数字锁相环 低抖动 时间数字转换器
• 年，卷（期）: 2018,（3）
• 所属期刊栏目: 高性能计算
• 页码范围: 388-393
• 页数: 6页
• 分类号: TP303
• 字数: 2985字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-130X.2018.03.002

摘要

锁相环(PLL)是高性能SOC中必不可少的器件,为芯片提供系统时钟.提出了一款面向高性能SOC应用的高精度全数字锁相环结构,并采用了全新的高精度时间数字转换器(TDC)结构提高鉴相精度,降低TDC的相位噪声,改善了锁相环抖动性能.在先进工艺下完全采用数字标准单元实现了此全数字锁相环系统,解决了模拟电路中无源器件面积过大、抗噪声能力不强以及工艺移植性差等瓶颈问题.该系统最高频率可达到2.6 GHz,抖动性能小于2 ps.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	黄永勤		5	7	2.0	2.0
2	赵信		3	7	2.0	2.0
3	胡向东		3	12	2.0	3.0
4	黄金明		2	5	1.0	2.0