新型全数字锁相环的逻辑电路设计

• 作者: 庞浩 徐健飞 王赞基 陈建业
• 来源期刊: 电网技术
• 学科: 工学
• 关键词: 全数字锁相环 动态参数调节 同步 数字逻辑电路
• 年，卷（期）: 2006,（13）
• 所属期刊栏目: 自动化
• 页码范围: 81-84
• 页数: 4页
• 分类号: TM715
• 字数: 3132字
• 语种: 中文
• DOI: 10.3321/j.issn:1000-3673.2006.13.015

摘要

设计出一种新型全数字锁相环(enhanced phase-lock loop,EPLL)的逻辑电路.该电路基于轨迹跟踪原理实现与交流基波成分的同步,其锁相速度快,精度高.同时,为兼顾锁相速度和稳定性的设计要求,提出调节EPLL动态参数的新方法,获得具有优化结构的全数字锁相逻辑电路.锁相跟踪实验验证了该锁相环技术的性能,证实了其在提取和分析谐波方面的有效性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王赞基	清华大学电机工程与应用电子技术系	112	3332	28.0	54.0
2	陈建业	清华大学电机工程与应用电子技术系	71	1458	22.0	36.0
3	庞浩	清华大学电机工程与应用电子技术系	10	1061	9.0	10.0
4	徐健飞	清华大学电机工程与应用电子技术系	5	65	3.0	5.0